最近読んだ論文

• J.Kin, M.Gupta and W.Mangione-Smith, "The Filter Cache: An Energy Efficient Memory Structure," 1997.
• L.H.Lee, B.Moyer and J.Arends, "Instruction Fetch Energy Reduction Using Loop Caches For Embedded Applications with Small Tight Loops," 1999.

どちらも、L1$よりもCPUに近い位置にある小さいキャッシュ*1についての論文。性能向上というよりも消費電力削減のための技術で、組込みCPU向けのアーキテクチャ。
キャッシュメモリはマイクロプロセッサで最も電気を食う部分と言われている。特に、サイズが大きくて連想度が高いのはやばい。逆に言うと、サイズが小さいダイレクトマップはあまり電力を消費しない。フィルターキャッシュもループキャッシュもそれに注目したアーキテクチャだ。キャッシュの消費電力削減の技術としては、他にウェイ予測とか、ブロック分割とかがある。これらを使えば、サイズが大きい、連想度が高いキャッシュメモリの消費電力を削減できる。
基本的に低消費電力技術は性能を悪化させる。性能が低下すると、処理に要する時間が増え、結果的に消費電力が増える可能性がある。この辺の研究をするなら性能と消費電力のトレードオフをしっかり考えないといけない。

*1:L0$ってこれらの総称なのかな？